RVfpgaを使ってコンピュータアーキテクチャ講座にRISC-Vを組み入れましょう！

先生方、友人の皆様へ

オンラインは便利ですし、パンデミック中も救いになってくれていますが、さすがに対面授業には勝てません。同じテーマを極めようとする仲間たちとの、あの使命感、臨場感と言ったらありませんから！

DigiKeyでは現在、システムオンチップ（SoC）の設計方法や、コンピュータアーキテクチャ講座でRISC-Vを使用する方法を世界各国で教える「教師訓練」ワークショップシリーズを展開中です。昨年、米国からスタートし、ヨーロッパのイベントも何度か開催しました。特に注目すべきは、12月にシリコンバレーで開催されたワークショップで、60名近くの教師やトレーナーが参加したことです。

現在、私たちはイスラエル、日本、台湾、韓国、中国などの東洋に向かっています。

これは、DigiKeyをはじめとするRVfpgaベンダー各社と協力して行われています。

そのために、先生方に1日時間を割いていただき、次世代の情報科学/工学系の学生たちに、コンピュータアーキテクチャとRISC-V命令セットアーキテクチャに関する実戦的な専門知識をご教授していいただけるようお願いしているわけです。

RVfpgaとは

1日かけて行うこの対面式RVfpgaワークショップでは、RVfpga、つまりFPGAへの実装用の商用RISC-Vシステムを紹介し、理論、アーキテクチャ、講座構成について説明してから、RVfpga講座全体の一部として実践的演習を行う方法を紹介します。このコースでは、Western Digitalの既にシリコンとして実装されているオープンソース型、完全動作確認済みのSweRV EH1 RISC-Vコアを使用して、コンピュータアーキテクチャの基礎について解説します。このRISC-Vコアは、DigilentのNexys A7開発ボードに搭載されたXilinx Artix 7 FPGAに実装するためのものです。先生方にFPGAプラットフォームとソフトウェアツールを実際に体験していただくことで、大学に戻られてからのスタートダッシュが可能になります。

SweRVは、単に「教育の中核カリキュラム」に使われるだけではなく、ImaginationのGPUやWestern Digitalのソリッドステートドライブで使われている現実のものです。

講義内容

• このワークショップでは、RISC-V FPGAシステムとRISC-Vツールの迅速な立ち上げ方法を講義します。
• 個々の演習について説明し、そのうちの一部を実地で作業します。
• また、RVfpgaをカリキュラムに組み入れる方法についても説明します。

具体的なトピックは、以下の通りです。

• ツールのインストール（ワークショップの開始前に行っておいてください）
• SweRV EH1 RISC-VコアとSoCのFPGAへの実装
• RISC-V SoCのプログラミング
• RISC-V SoCへの機能追加
• RISC-Vのコアとメモリ階層の解析と修正

受講資格

• このコースは基本的に「教師訓練」イベントであり、コンピュータアーキテクチャを教える必要のあるEE（電子工学）、CS（情報科学）、CE（情報工学）の先生方に最も役立つイベントです。
• 企業で働くトレーナー や、大学教員の職を検討していたり、チップ設計者を志望していたりする大学院生にも役立つ内容となっています。

人脈作り

このワークショップは、自身の講座に最新の知見を取り入れることに熱心な教授たちとの関係を新しく築いたり、温めたりできる絶好の機会となります。ぜひ、お誘い合わせの上、ご来場ください。

会場では、スタートアップのプロジェクトでRISC-Vを評価しているイノベーターや、新入社員の研修に優れた教材を必要とする企業のトレーナーなどと面識を持つことができます。

当ワークショップシリーズのトレーナーの紹介：

RISC-Vに精通した学術研究者や他社の専門家とチームを組み、世界で最も熟練した講師陣を揃えています。以下に国別に紹介します。

ASEEボルチモア校およびUCSCサンタクララ校

Sarah Harris（サラ・ハリス）教授は、ネバダ大学ラスベガス校の電気情報工学科の教授です。同氏はスタンフォード大学で修士号と博士号を取得しました。また、『ディジタル回路設計とコンピュータアーキテクチャ』の第2版（2007年）、ARM版（2015年）、RISC-V版（2021年）という、3冊の有名な教科書の共著者でもあります。研究テーマは、コンピュータアーキテクチャおよび、組み込みシステムと機械学習の生体医工学とロボティクスへの応用です。

台湾

RISC CPUアーキテクチャの専門家として知られる阿部道夫氏です。彼は、MIPS LLCジャパンのセールス＆ソリューション担当ディレクタです。1985年にNECに入社し、1991年に行われたNECの初代MIPS CPUの開発をはじめ、MIPS CPUの開発に数多く携わりました。その後、MIPSなどのコアやアーキテクチャを搭載した車載向けSoCの開発に従事しました。2015年から日本におけるMIPS CPUのプロモーションとマーケティングを担当し、当初はImagination Technologiesの一員として、現在は独立系企業として活動しています。

現地ホストはNTUST台北のBrian Lin（ブライアン・リン）教授です。

FPL 2023 ヨーテボリ

Daniel A. Chaver Martínez（ダニエル・A・チェイバー・マルチネス）氏は、1998年にサンティアゴ・デ・コンポステラ大学（USC）で物理学の学位を、2000年にマドリード・コンプルテンセ大学（UCM）で電子工学の学位を取得しています。2000年から2006年までにかけて、UCMで博士号を取得しました。2000年以降は、コンピュータアーキテクチャに関連するさまざまな講座で教えています。現在の研究テーマには、キャッシュと不揮発性メモリのアーキテクチャ技術、非対称型マルチプロセッサのOSスケジューリングなどがあります。また、2015年より、Imagination Technologiesと共同でプロセッサや教材の開発にも取り組んでいます。

ワークショップシリーズ（開催日程および場所）

詳細はこちら

• IUP（Imagination University Programme）とRVfpgaについて：https://university.imgtec.com/teaching-download/
• RISC-Vブログ：https://blog.imaginationtech.com/how-rvfpga-understanding-computer-architecture-will-give-under-grads-real-world-skills
• RISC-Vの紹介：https://www.digikey.jp/ja/resources/risc-v

それでは、直接お会いできるのを楽しみにしております。

よろしくお願いいたします。

Robert C.W. Owen（ロバート・C.W・オーエン）

主席コンサルタント：全世界の大学プログラムを担当