テスト/測定ソリューションにおける遅延、帯域幅、性能の効果的なバランス調整方法

車両用テストベッドやハードウェアインザループ（HIL）サブシステムなどのテスト/測定ソリューションの設計者は、高性能、低遅延、広帯域幅の最適なバランスを見つけるという課題にますます直面しています。同時に、急速に変化するシステム要件と多様なユースケースに対応するために、柔軟性と再構成可能性も必要になります。

従来、これらの要件を満たし、かつサンプルレートの上昇に伴う高精度のAC/DC性能を維持するためには、設計/デバッグに多大な時間と労力をかける必要がありました。この労力は、テストベッドや計測器の目的の変更に合わせてコンポーネントを変更する場合の再設計によって増大します。

より良い代替手段となるのが、プログラム可能、再構成可能、再利用可能なデバイスに基づくプラットフォームのアプローチです。これらの「重要な」部品により、さまざまな単一タイプのアプリケーションや複数の異種アプリケーションにわたって使用（および再利用）できる性能のベースラインが確立されます。

この記事では、プログラム可能なコンポーネントにより、拡張性があり、最適化が容易で、再構成可能な信号チェーンプラットフォームを作成するという設計者の目標を達成する方法の一例として、Analog DevicesのAD3552R D/Aコンバータ（DAC）を紹介します。評価ボードとLTspiceのサポートについても説明し、設計の開始を支援します。また、AD3552Rとともにプラットフォームベースのアプローチにとって重要かつ補完的な2つの重要部品を形成する、高度に統合されたADAQ23878 A/Dコンバータ（ADC）も紹介します。

統合とプログラム可能性による設計の簡素化

テストシステムの要件が変化するにつれ、設計および部品コストが増えるものの、精度を最大化して誤差を最小化するために使用され、しばしば成功を収めてきた従来の手法として、以下のものが挙げられます。

• 初期性能、経時変化、温度変化による性能不足を最小限にするために、抵抗器の許容誤差を厳密にしたり、温度係数を低くしたりできる「より良い」部品を選択する。
• 整合抵抗や差動回路、従来のホイートストンブリッジなど、避けられない誤差の自己キャンセルを大幅にサポートするトポロジを使用する。
• その他すべての主要電源と比較できる精密な基準電源などの「高品質な」部品を使用することで、初期および継続的な較正を実現する。

アプリケーションでADCとDACの高い更新レートが要求される場合、テストシステムの設計者がこれらの手法を用いて成功を収めることはより困難になります。

これらの課題の多くを解消するために、プログラム可能なプラットフォームベースのアプローチは、最初のプロジェクトや要件の変化に応じて「ゼロから」設計する必要性を最小化（あるいは排除）することで、より良い選択肢を提供します。また、このアプローチにより、設計の評価とシミュレーションの一貫した手法も確保されます。このプログラム可能なアプローチで重要な役割を果たすのがDACです（図1）。

図1：DACはテスト/計測器アプリケーションにおける重要な機能であり、テストシステムの要件がより困難になるにつれて、その性能が厳しく問われるようになります。（画像提供：Analog Devices）

DACの性能と機能は、広範囲にわたって精度と高速性の両方が求められるテスト/制御アプリケーションによって、ますます「強調される」ようになっています。また、柔軟性も要求され、完全または複雑な再設計や再認証のサイクルを経ずに、簡単に再構成できる必要があります。

ADI AD3552Rは16ビット、33MUPS（million updates per second）、マルチスパン、 デュアル出力のSPI DACであるため、性能目標に対応できます （図2）。基本的な性能特性に加え、AD3552Rのもう1つの利点は、新しい（あるいは変化する）プロジェクトの目的に合わせて簡単に再構成できることです。この再構成可能性には、新たな望ましくない「驚き」をもたらすのではなく、高い信頼性でそれらの目標を満たすという保証が含まれます。

図2：AD3552Rは、異なる性能属性に合わせて簡単に再構成できる16ビット、33MUPS、マルチスパン、デュアル出力のSPI DACです。（画像提供：Analog Devices）

AD3552Rは、5mm × 5mmのLFCSPパッケージで提供され、固定2.5Vリファレンスで動作しますが、ソフトウェアによって複数の電圧スパン出力範囲に設定できます。また、性能、精度、速度、柔軟性の最適なバランスを実現します。

このデバイスには、出力電圧をスケーリングする外部トランスインピーダンスアンプ（TIA）をサポートするために、3つのドリフト補償フィードバック抵抗が組み込まれています。オフセットおよびゲイン調整レジスタにより、0～2.5V、0～5V、0～10V、−5～+5V、−10～+10Vなど、複数の出力スパン範囲およびカスタム中間範囲をフル16ビット分解能で生成できます。

さらに、よく知られている「速度対精度」のジレンマに対処するため、AD3552R DACは、最高速度と最速セトリング時間を実現する高速モード、または最大精度を実現する高精度モードで動作します。高速モードでは、DACデータが16ビットワードとしてロードされるため、1チャンネルの更新レートは33MUPSとなります。一方、高精度モードでは、データが24ビットで書き込まれ、1チャンネルの更新レートは22MUPSとなります。

より低いノイズ密度とより速いセトリング時間を必要とし、より高い消費電力を許容できるアプリケーションのために、AD3552Rは2つのDACチャンネルを組み合わせてシングル出力を生成します（図3）。シングルDACを使用して得られるのと同じ電圧出力を得るには、両方のDACを同じコードで同時に更新する必要があります。AD3552Rは、これを実行するための効率的な方法をいくつか提供します。

図3：AD3552Rの2つの出力を組み合わせることで、より低いノイズ密度とより速いセトリング時間を実現できます。（画像提供：Analog Devices）

また、デバイスのSPIインターフェースは、シングルSPI（従来のSPI）、デュアルSPI、同期デュアルSPI、クアッドSPIモードおよび、シングルデータレート（SDR）またはダブルデータレート（DDR）動作、1.2～1.8Vの論理レベルで構成でき、柔軟性に富んでいます。さらに、データの完全性もますます懸念されているため、デバイスに巡回冗長検査（CRC）を組み込むことも可能です。また、VREF障害やメモリマップの破損を検出するために、複数のエラーチェッカーが内蔵されています。

シミュレーションモデルによる構成の高速化と信頼性の向上

AD3552Rは広帯域の高精度デバイスですが、ユーザーがプログラム可能な多くのパラメータの間で常にトレードオフが存在します。これらの設計オプションの影響に関する理解を促進し、設計を開始しやすくするために、評価ボードに加え、ノイズ、過渡解析、ACシミュレーション、その他のパラメータを評価するためのLTspiceによってサポートされています。これにより、遅延と性能の最適化が容易になるため、設計者は信頼できるデータなしにパラメータ値を設定したり、妥協したりする必要がなくなります。

LTspiceを信号チェーンで使用できるため、そのすべての要素が集約され、ユーザーは信号チェーン全体の性能を明確に理解することができます。これは、AD3552Rが以下を提供する際に、特に重要となります。

• デジタルで設定したゲインスケーリング値の組み合わせによる10種類の電流範囲。
• フィードバック抵抗の1つの接続による3つのトランスインピーダンスゲイン値。
• デジタルで設定可能な合計511個のDCオフセット値。

これらは合計15,330通りの組み合わせとなり、明らかに「ハンズオン」のブレッドボードアプローチや選択的なマニュアル評価の範囲を超えています。

AD3552RのLTspiceモデルは、アナログ出力に特化した従来のDACモデルを、よりデジタルに特化したシミュレーションで更新しています。また、モデル内の一部のレジスタ（特にデジタルゲインスケーリングとDCオフセットに関連するレジスタ）の機能をシミュレーションでき、動的性能とノイズ性能も忠実に再現することが可能です。LTspiceソフトウェアがシミュレーションするAD3552Rの性能特性には、次のようなものがあります。

• 出力範囲のシミュレーション：DCスイープシミュレーションは、特定のパラメータ構成における出力電圧の範囲を確認するのに有効です。また、オペアンプのヘッドルーム（範囲の上限）とフットルーム（下限）による制限を考慮し、出力信号の飽和を容易に予測できます。
• ステップ応答のチューニング：ステップ波形を使用した過渡シミュレーションは、TIAの帰還コンデンサや出力フィルタの値を調整して、望ましい立ち上がり時間、セトリング時間、オーバーシュートを実現するのに有効で、パラメトリックスイープと組み合わせて部品の最適値を見つけることができます。このシミュレーションでは、アンプとDACの駆動能力も考慮して、信号のスルーレートと立ち上がり時間を推定します。（シミュレーション回路には基板や部品のパッケージの寄生効果は含まれないため、この値は出発点であることに注意してください。）
• AC帯域幅シミュレーション：ACスイープシミュレーションは、出力信号が高調波であるアプリケーションにおいて、TIAの帰還コンデンサや出力フィルタの値を調整するのに有効です。
• ノイズ密度シミュレーション：これにより、DACとTIAの出力における1/f領域と熱雑音領域のノイズ密度を予測することができます。AD3552RのLTspiceモデルは、コードによるノイズ密度の変化を捉え、現在のDAC出力でのノイズをスケールアップするTIAのゲインも考慮します。

LTspiceの詳細については、『高感度計測器の設計時にLTspiceを使用して光センシングのノイズ性能を判定する方法』を参照してください。

実際のハードウェアを使用した練習とテスト

シミュレーションは非常に便利で必要なものですが、経験豊富なエンジニアなら誰でも知っているように、特にデバイス外部の寄生などの要因が性能に影響を与える場合は、実世界での評価を完全に置き換えることはできません。AD3552Rでは、より高速なEVAL-AD3552RFMC1Zと、より高精度なEVAL-AD3552RFMC2Zの2つのバージョンが用意されているEVAL-AD3552RFMCxZを使用して、このニーズに応えます。（図4）。

図4：EVAL-AD3552RFMCxZ（左：上層、右：下層）には、類似した2つのバージョンがあり、一方は速度に、もう一方は精度に対して最適化されています。（画像提供：Analog Devices）

このボードのソフトウェアは、ADIの製品ラインアップ全体にわたって複数の評価システムを評価・制御できるデスクトップアプリケーションである、ADIの「解析、制御、評価」（ACE）パッケージを使用しています。このアプリケーションは、共通のフレームワークと個々のコンポーネント固有のプラグインで構成されています。

AD3552Rの場合、ACEはDACの異なる側面を制御するためのビューをいくつか備えています。ビューを最初に開くと、メインウィンドウの上部に新しいタブが作成されます。AD3552Rのプラグインは、ボードビュー、チップビュー、メモリマップビューおよび、波形発生器ビューとベクトル発生器ビューを組み合わせた解析ビューを含む、階層化されたビューを生成します。（図5）。

図5：AD3552R用ACEプラグインは、上位のシステムビューから下位の解析ビューまでの階層化されたビューを生成します。（画像提供：Analog Devices）

• ボードビューには、関連するいくつかのコネクタやチップ間の相互接続を含む、評価ボードの簡略図が表示されます。
• チップビューには、インターフェースロジック、DACコア、高精度フィードバック抵抗および、これらのブロックに関連するピンを示す、チップ内部の簡略図が表示されます。
• メモリマップビューには、AD3552Rの全構成空間が表示されます。この空間は、レジスタのリストまたはビットフィールドのリストとして表示できます。
• 波形発生器ビューでは、チャンネルへのベクトルの割り当てや、波形生成の開始/停止が可能です。
• ベクトル発生器ビューでは、DACチャンネルに割り当てる波形を定義またはロードできます。

AD3552Rのユーザーは、評価ボードとACEソフトウェアを使用し、LTspiceシミュレータを介して決定したことを確認し、必要に応じて調整することができます。また、ユーザーは、多くのレジスタやプログラム可能な機能・特長を備えたデバイスを使用できます。

他のデータ収集オプションの検討

スケーラブルで、簡単に最適化でき、再構成可能な信号チェーンプラットフォームを作成するために使用できる、高度にプログラム可能なコンポーネントの選択肢は、AD3552Rのようなデバイスに限られません。

たとえば、Analog DevicesのADAQ23878は、ピンストラップ可能な18ビット、15MSPSのμModuleソリューションADCです。この高速データ収集ソリューションは、すぐに入手可能なデバイスを使用することにより、部品の選択、最適化、レイアウトなどの設計負担を大幅に軽減し、高精度測定システムの開発サイクルを簡素化および加速することができます。

ADAQ23878は、システムインパッケージ（SIP）技術を採用しており、複数の共通信号処理および調整ブロックを1つのデバイスに組み合わせることで、エンドシステムの部品点数を削減します。また、低ノイズの完全差動ADCドライバアンプ、安定したリファレンスバッファおよび、高速、18ビット、15MSPSの逐次比較レジスタ（SAR）ADCを搭載しています（図6）。

図6：ADAQ23878は、信号処理ブロックと調整ブロックを1つのデバイスに統合し、外部コンポーネントの必要性を最小限に抑えます。（画像提供：Analog Devices）

また、ADAQ23878には、最適な性能を実現するために温度依存の誤差源を最小化するADIのiPassive技術を採用し、優れたマッチングおよびドリフト特性を備えた重要な受動部品が組み込まれています。0.8mmピッチでわずか9mm × 9mmの小型フットプリントと100ボールCSP BGAパッケージにより、性能を犠牲にすることなく計測器の小型化を実現しています（図7）。

図7：ADAQ23878のSIP技術により、能動部品と受動部品を適用が簡単な単一デバイスに組み込み、ドリフト関連の誤差源を最小化することが可能になります。（画像提供：Analog Devices）

このシステム統合によって設計上の多くの課題を解決できますが、このデバイスは、ゲインまたは減衰を調整できる構成可能なADCドライバのフィードバックループの柔軟性や、完全差動入力またはシングルエンド/差動入力も提供します。

たとえば、完全なフローサイトメータ（『高精度データ収集モジュールを使用したフローサイトメータ設計の迅速な実現』を参照）、または製造テスト環境用のベンチトップやラックマウント型のテスト機器と同等の精度、帯域幅、ドリフト性能を備えた広範な電流測定システムの中核となる可能性があります（図8）。それに加え、このソリューションは、継続的な監視が必要なアプリケーションに組み込めるほど小型です。

図8：アプリケーション固有の適切なアクティブ/パッシブサポートコンポーネントにより、ADAQ23878は、広いダイナミックレンジで正確な電流測定を実現するデータ収集システムの中核として機能します。（画像提供：Analog Devices）

この設計は、シャント抵抗、オンボードアンプ、ADAQ23878 μModuleの組み合わせを使用し、3つの電流範囲の高精度な測定を特長としています。このソリューションは、サイズの制約がある中で基板あたりのチャンネル数を増やすとともに、熱問題の緩和、自己発熱によるシステムドリフト較正の負担軽減、全体的な精度性能の最適化も実現します。基板レイアウトは、抵抗温度係数（TCR）の影響を軽減するケルビン接続を組み込んだ4端子シャント抵抗を採用し、2端子シャント抵抗に比べて温度安定性を向上させました（図9）。

図9：ADAQ23878 μModuleをベースにした完全な電流測定システムは、必要なコネクタよりも小型です。（画像提供：Analog Devices）

まとめ

テスト/測定機器の設計者は、精度、性能、柔軟性に加え、基本設計を容易に再構成して幅広いユースケースに対応できる能力も必要としています。上述のように、AD3552R DACのようなコンポーネントは、プログラム可能な多くのパラメータを備えており、必要に応じて迅速かつ容易に調整できます。ADAQ23878 ADCとともに、LTspice、評価ボード、ソフトウェアなどのツールによってサポートされるAD35525は、再構成に要する時間を最小限に抑えながら、必要な柔軟性と性能を提供するテストシステム設計に対するプラットフォームベースのアプローチにおいて重要な役割を果たします。