LMK04208、超低ノイズクロックジッタクリーナ

Texas InstrumentsのLMK04208は、高性能クロックコンディショナで、高度な機能を備えた優れたクロックジッタクリーニング、生成、および分配で次世代のシステム要件に適合します。 デュアルループPLLatinum™ アーキテクチャは、低ノイズVCXOモジュールを使用する111fs rmsジッタ（12kHz〜20MHz）、あるいは低コストの外部水晶振動子および可変容量ダイオードを使用するサブ200fs rmsジッタ（12kHz〜20MHz）を実現します。

デュアルループアーキテクチャは、2個の高性能フェーズロックループ（PLL）、低ノイズ水晶発振器回路、および高性能電圧制御発振器（VCO）より構成されます。 最初のPLL（PLL1）は、低ノイズジッタクリーナ機能を提供し、第2のPLL（PLL2）がクロック生成を実行します。 PLL1は、外部のVCXOモジュールまたは外部同調可能な水晶振動子および可変容量ダイオードを備えた統合水晶発振器で作動するように構成することができます。 非常に狭いループ帯域幅と組み合わされた場合、PLL1は、VCXOモジュールまたは同調可能な水晶振動子の優れた近接位相ノイズ（50kHz未満のオフセット）を使用し、入力クロックをクリーンにします。 PLL1の出力は、統合VCOをロックするPLL2に対し、クリーンな入力リファレンスとして使用されます。 PLL2のループ帯域幅は、大きく外れた位相ノイズ（50kHzを超えるオフセット）をクリーンにするために最適化することができ、統合VCOはPLL1で使用されるVCXOモジュールまたは同調可能水晶振動子よりも優れたものとなります。