高電力密度と高信頼性を実現する先進のMOSFETプロセスの活用

DC/DCコンバータ、モータ制御、負荷スイッチング、データセンター、通信機器などのアプリケーション向け電源装置の設計者は、実装面積を削減し電力密度を高めるという課題に常に直面しています。しかしながら、電力密度を高めるには、動作温度を範囲内に保ち信頼性を維持するため、放熱を最小限に抑えたデバイスが必要となります。これを実現するには、アクティブスイッチングデバイスを小型化するだけでなく、低損失化し、より高い効率で動作できるようにする必要があります。

適切なスイッチングデバイスを選択する際には、設計者はサイズ、オン抵抗、降伏電圧、スイッチング速度、逆回復電荷などの特性を慎重に検討する必要があります。

本記事では、関連アプリケーションで使用される電源装置の設計要件について、簡単に説明します。続いて、Toshibaの先進的なMOSFETプロセス技術を紹介し、この技術に基づくデバイスがこれらの要件を満たすためにどのように活用できるかを示します。

電源装置の設計要件の最新動向について

通信、自動車、モノのインターネット（IoT）、産業用IoT（IIoT）、ウェアラブルなど、さまざまなアプリケーションにおいて電子デバイスの小型化が進んでいます。こうしたシステムの設計者には、より小型で高電力密度のスイッチモード電源（SMPS）が求められています。この高電力密度を実現するには、より小型で効率的な部品が必要であり、それにより内部動作温度の低減と高い設計信頼性の実現が可能となります。

SMPSで最も一般的な能動部品はMOSFETスイッチで、1次側（高電圧側）と低電圧の2次側回路の両方に使用されています（図1）。

図1：2次側回路で同期整流器として低電圧MOSFETを使用し、1次側回路では高電圧MOSFETがフルブリッジスイッチ段を形成するSMPSを示しています。（画像提供：Toshiba Semiconductor and Storage）

SMPSの1次側は通常、高電圧で動作します。たとえば、パワーラインを使用する電源装置では、1次側のMOSFETがライン電圧を整流します。2次側は通常、より低い電圧で動作します。これが、低電圧MOSFETの想定される応用領域です。

高効率と低損失

電源装置における高効率は、電力損失を最小限に抑えることで達成できます。能動型半導体デバイスに関連する損失には、導通損失、スイッチング損失、ボディダイオード損失があります。これらの損失は、デバイスの動作サイクル内のさまざまなタイミングで発生します（図2）。

図2：MOSFETスイッチの動作サイクル（左）には、オン状態、オフ状態、遷移期間（右）が含まれ、それぞれに固有の電力損失要因があります。（画像提供：Toshiba Semiconductor and Storage）

SMPS内のMOSFETは、オンまたはオフの2つの状態のいずれかで動作します。デバイスの状態は、ゲート - ソース間電圧（V_GS）に応じて変化します。デバイスがオン状態では、ドレイン - ソース間電圧（V_DS）は低いレベルになります。オン状態では、デバイスを流れるドレイン - ソース間電流（I_DS）は、負荷インピーダンスとオン状態のドレイン - ソース間抵抗（R_DS(ON)）によって決定されます。誘導性負荷の場合、電流はインダクタの磁界を充電するにつれて直線的に増加します。オン期間中、チャネル抵抗を流れる電流は、I_DSとR_DS(ON)の二乗に比例する導通損失を発生させます。デバイスがオフの場合、V_DSは高レベルとなり、I_DSはデバイスのリーク電流を表します。このリーク電流がオフ状態の導通損失を決定します。

状態間の遷移時には、電圧と電流は同時にゼロ以外となり、電圧、電流、およびスイッチング周波数に比例してデバイス内で電力が消費されます。これらがスイッチング損失になります。

回復損失は、MOSFETのボディダイオードが導通状態から非導通状態に切り替わる際の逆回復によって生じます。この間、PN接合部の残留電荷を除去する必要があり、その結果として逆回復電流のスパイクが発生し、それに伴う電力損失が生じます。この損失は、デバイスの逆回復電荷（Q_rr）に比例し、逆回復時間を決定します。

デバイスの総電力損失は、これらすべての要素の合計となります。

トレンチ構造がより小型なデバイスを可能にする仕組み

MOSFETの物理的構造は、デバイスのサイズと寸法に影響を与えます。トレンチMOSFET構造（図3）は、最も小型の構造であり、チャネル密度を最大化すると同時にR_DS(ON)を低減します。

図3：トレンチMOSFET構造は電流が垂直方向に流れるため、実装面積が小さくできます。（画像提供：Toshiba Semiconductor and Storage）

従来のプレーナ型MOSFETでは水平方向に電流を流す構造ですが、トレンチゲートプロセスではU字型の垂直ゲートチャネルを形成します。この垂直方向の流れによりデバイスの占有面積が縮小され、1枚のウェハ上に多くのデバイスを作製することが可能となります。また本構造はR_DS(ON)の低減にも寄与します。加えて、レイアウト密度が高いため、複数デバイスの並列接続が可能となり、オン状態の抵抗値のさらなる低減を実現します。小型化により電極間容量も減少するため、高速スイッチングと高周波動作が可能となります。

スイッチング損失は遷移領域の持続時間にも依存します。この持続時間はデバイスの寄生容量によって決定され、MOSFETの状態が変化する前に電荷の移動が必要となります。ゲート総電荷量（Q_g）は、ゲート電位を所定の電圧まで変化させるために必要な電荷量です。スイッチング損失を低減するには、Q_gを減少させスイッチング時間を短くする必要があります。R_DS(ON)とQ_gの積は、MOSFETの一般的な性能指数であり、R_DS(ON)に比例する導通損失とQ_gに反比例するスイッチング損失を組み合わせることでデバイスの効率を示します。R_DS(ON) x Q_g積の値が低いほど、優れた性能が示されます。

スイッチング損失にはボディダイオードの逆回復損失項が含まれるため、R_DS(ON)とQ_rrの積は、導通損失とスイッチング損失の個々の影響を理解する上で有用です。R_DS(ON)とQ_rrの積は一般的な性能指数ではありませんが、MOSFETの総電力損失を把握する別の視点を提供します。

ToshibaのU-MOS 11-H MOSFET

ToshibaのU-MOS11-Hプロセスは、改良されたトレンチ構造を基盤としており、導通損失の低減のための低いR_DS(ON)値と、Q_gおよびQ_rrの低減による総合的なスイッチング特性の向上を実現したMOSFET製品を提供します。これにより、SMPS、モータドライブ、サーバ用電源装置などの低電圧、高効率アプリケーションへの最適な選択肢となっています。

ToshibaのTPH2R70AR5-LQ MOSFETは定格電圧100Vで動作し、U-MOS11-Hプロセスの改良点を体現できる製品です。従来プロセスの同等デバイスと比較して、TPH2R70AR5は約8%低いR_DS(ON)と37%低い_Qgを実現しています。その結果、R_DS(ON) x Q_gの性能指数は42%低減されています。

逆回復損失は、ライフタイム制御技術を用いることで最小化されています。この技術では、半導体内にイオンビーム誘起欠陥を導入することで、スイッチング速度を向上させ、Q_rrを低減します。Q_rrは38%改善され、結果としてR_DS(ON) x Q_rr積は43%低減されました。これらの低い性能指数は、電力損失の低減、高効率化、および高電力密度化を示しています。

TPH2R70AR5-LQは、周囲環境下において最大100Vのドレイン - ソース間電圧、最大22Aのドレイン電流に対応可能です。冷却時（ケース温度+25°C）では最大190Aに対応します。

ドレイン電流50A、ゲート駆動電圧10V時のR_DS(ON)は、ワーストケースで2.7mΩ、となります。また、ゲート駆動電圧8V時のR_DS(ON)は、ワーストケースで3.6mΩとなります。ゲート駆動電圧10V時のQ_gは通常52nC、Q_rrは通常55nCです。

TPH2R70AR5-LQは、5.15mm × 6.1mm × 1mmの面実装SOP Advance(N)パッケージ（図4）で提供され、業界標準との優れた実装互換性を実現しています。

図4：SOP Advance(N)パッケージ外観（左）とTPH2R70AR5-LQの内部回路接続図（右）を示しています。（画像提供：Toshiba Semiconductor and Storage）

本パッケージサイズは、MOSFETの最大V_DS定格100Vに適合しています。低電圧デバイスは、間隔要件が狭いため、パッケージ寸法も小さくなっています。

Toshibaでは本製品に対し、設計者が回路機能を迅速に検証できるよう、高速G0 SPICEグレードモデルを提供しています。さらに、過渡解析を含むより精密なG2 SPICEグレードモデルも提供しています。

まとめ

Toshibaの低電圧MOSFET TPH2R70AR5-LQは、スイッチモード電源（SMPS）の2次側での使用を特に想定して設計されています。本デバイスは、電力損失を低減しトランジスタのスイッチング特性を向上させる新開発のセル構造を採用しており、最新のアプリケーション向けに高電力密度かつ高信頼性のパワーデバイス設計を可能にします。