設定
迅速な配送
送料は無料
Incoterms
お支払い方法
マーケットプレイス製品
MicrosemiのIGLOO2高度に統合されたFPGA |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
MicrosemiのIGLOO®2 FPGAは、最大150Kのロジックエレメントを持つコスト最適化されたFPGA市場をターゲットとし、第4世代フラッシュベースのFPGAファブリックおよび高性能通信インターフェースを、シングルチップ上に統合します。 IGLOO2 FPGAはコスト最適化されたFPGAを、業界で最小の消費電力、最高の信頼性および最も先進的なセキュリティとを結合したクラス最高の機能を統合して提供します。 IGLOO2評価キット MicrosemiのIGLOO2 FPGA評価キットは最も低コストのFPGAプラットフォームで、業界で最小の消費電力、最高の信頼性および最も先進的なセキュリティとを結合したクラス最高の機能統合を提供する、MicrosemiのIGLOO2 FPGAを使用してコスト最適化されたFPGA設計を開発するためのものです。 IGLOO2評価キットは、PCI ExpressおよびギガビットEthernetベースのシステムを構築するために、トランシーバI/OベースのFPGA設計を開発することを容易にします。 このボードはまた、スモールフォームファクタPCIe対応で、PCIeスロットを持つデスクトップPCまたはラップトップを使用して、評価の迅速なプロトタイピングを可能にします。 IGLOO2 FPGA評価キット
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 数量 | 商品概要 |
|---|---|
| 1 | IGLOO2 FPGA 12K LE M2GL010T-1FGG484 |
| 1 | 12Vウォールマウント電源 |
| 1 | SmartFusion2のプログラミングおよびデバッグ用のFlashPro4 JTAGプログラマ |
| 1 | PCへのUART/パワーインターフェース（最大1A）用USB 2.0 Aオス～ミニB Yケーブル |
| 1 | クイックスタートガイド |
| 1 | Libero SoCゴールドソフトウェアライセンス |
| 1 | PCIe制御プレーンデモ設計 |
ハードウェア機能概要
- FGG484パッケージ（M2GL010T-1FGG484）での12K LE IGLOO2 FPGA
- 64Mb SPIフラッシュメモリ
- 512MB LPDDR
- PCI Express Gen2 x1インターフェース
- 全二重SERDESチャンネルのテスト用の4つのSMAコネクタ
- 10/100/1000 Ethernet用RJ45インターフェース
- JTAG/SPIプログラミングインターフェース
- I2C、SPI、GPIO用ヘッダ
- デモ目的のプッシュボタンスイッチおよびLED
- 電流測定テストポイント
クラス最高：統合、パワー、信頼性およびセキュリティ
- Microsemiのコスト最適化FPGAでのリーダーシップ
- 最多数の5Gトランシーバ
- 最多数のGPIO
- 最多数のPCI対応3.3V I/O
- 強化メモリサブシステム付きの唯一のFPGA
- 唯一の不揮発性およびインスタントオンメインストリームFPGA
- Microsemiの低電力FPGAでのリーダーシップ
- 性能ペナルティなしの10X低い静止電力
- フラッシュ*フリーズリアルタイム電力管理
- Microsemiの信頼性の高いFPGAでのリーダーシップ
- SEU耐性ファブリックおよびメインストリーム機能付きの唯一のFPGA
- 拡張温度サポート（最大125C Tj）
- MicrosemiのセキュアFPGAでのリーダーシップ
- すべてのデバイス用ビルトイン最先端設計セキュリティ
- 簡単な使用！
IGLOO2ブロック図
MicrosemiのIGLOO2 FPGAは、LUTベースのファブリック、5Gトランシーバ、高速GPIO、ブロックRAMおよびDSPブロックを、差別化され、コストとパワーが最適化されたアーキテクチャで提供することで、今日のコスト最適化されたFPGA市場のニーズへの対応に重点を置く同社の取り組みを継続しています。 この次世代IGLOO2アーキテクチャは、以前の製品よりも最大5倍高いロジック密度および最大3倍高いファブリック性能を提供し、不揮発性フラッシュベースのファブリックを、そのクラス内の他の製品と比較して最大数の汎用I/O、5G SERDESインターフェースおよびPCI Expressエンドポイントと組み合わせます。
頭字語
| AES Advanced Encryption Standard（次世代暗号標準） AHB Advanced High-Performance Bus（アドバーンスト・ハイパフォーマンス・バス） APB Advanced Peripheral Bus（アドバーンスト・ペリフェラル・バス） AXI Advanced eXtensible Interface（アドバーンスト・エクステンシブル・インターフェース） DDR Double Data Rate（ダブル・データ・レート） DPA Differential Power Analysis（差分電力解析） ECC Elliptical Curve Cryptography（楕円曲線暗号） EDAC Error Detection and Correction（エラー検出訂正） FDDR DDR2/3 controller in FPGA fabric（FPGAファブリック内のDDR2/3コントローラ） FIC Fabric Interface Controller（ファブリック・インターフェース・コントローラ） |
HPMS High Performance Memory Subsystem（高性能メモリ・サブシステム） IAP In-Application Programming（イン・アプリケーション・プログラミング） MACC Multiply-Accumulate（積和演算） MDDR DDR2/3 Controller in HPMS（HPMS内のDDR2/3コントローラ） SECDED Single Error Correct Double Error Detect（シングル・エラー訂正/ダブル・エラー検出） SEU Single Event Upset（シングル・イベント・アップセット） SHA Secure Hashing Algorithm（セキュア・ハッシング・アルゴリズム） XAUI 10 Gbps Attachment Unit Interface（10Gbpsアタッチメント・ユニット・インターフェース） XGMII 10 Gigabit Media Independent Interface（10Gigabitメディア・インディペンデント・インターフェース） XGXS XGMII Extended Sublayer（XGMIIエクステンデッド・サブレイヤ） |
製品ファミリすべてのIGLOO2 FPGAを閲覧
| 特長 | M2GL005 | M2GL010 | M2GL025 | M2GL050 | M2GL090 | M2GL100 | M2GL150 | |
|---|---|---|---|---|---|---|---|---|
| ロジック/DSP | 最大ロジックエレメント（4LUT + DFF）* | 6,060 | 12,084 | 27,696 | 56,340 | 86,316 | 99,512 | 146,124 |
| マスブロック（18x18） | 11 | 22 | 34 | 72 | 84 | 160 | 240 | |
| PLLおよびCCC | 2 | 6 | 8 | |||||
| SPI/HPDMA/PDMA | 各1個 | |||||||
| セキュリティ | AES256、SHA256、RNG | AES256、SHA256、RNG、ECC、PUF | ||||||
| メモリ | eNVM（Kバイト） | 128 | 256 | 512 | ||||
| LSRAM 18Kブロック | 10 | 21 | 31 | 69 | 109 | 160 | 236 | |
| uSRAM1Kブロック | 11 | 22 | 34 | 72 | 112 | 160 | 240 | |
| eSRAM（Kバイト） | 64 | |||||||
| 合計RAM（Kビット） | 703 | 912 | 1104 | 1826 | 2586 | 3552 | 5000 | |
| 高速 | DDRコントローラ | 1x18 | 2x36 | 1x18 | 2x36 | |||
| SERDESレーン | 0 | 4 | 8 | 4 | 8 | 16 | ||
| PCIeエンドポイント | 0 | 1 | 2 | 4 | ||||
| ユーザーI/O | MSIO（3.3V） | 115 | 123 | 157 | 139 | 306 | 292 | 292 |
| MSIOD（2.5V） | 28 | 40 | 40 | 62 | 40 | 106 | 106 | |
| DDRIO（2.5V） | 66 | 70 | 70 | 176 | 66 | 176 | 176 | |
| ユーザーI/O合計 | 209 | 233 | 267 | 377 | 412 | 574 | 574 | |
| * ロジックの合計は、お客様の設計でのDSPの利用およびメモリに基づいて変化します。 詳細は、IGLOO2ファブリックUGをご覧ください。 | ||||||||
パッケージングおよびI/O
| タイプ | VF400 | FG484 | FG676 | FG896 | FC1152 | |||||
|---|---|---|---|---|---|---|---|---|---|---|
| ピッチ（mm） | 0.8 | 1.0 | 1.0 | 1.0 | 1.0 | |||||
| 長さ x 幅（mm） | 17x17 | 23x23 | 27x27 | 31x31 | 35x35 | |||||
| デバイス | I/O | レーン | I/O | レーン | I/O | レーン | I/O | レーン | I/O | レーン |
| M2GL005 | 169* | - | 209 | - | ||||||
| M2GL010(T) | 195 | 4 | 233 | 4 | ||||||
| M2GL025(T) | 195 | 4 | 267 | 4 | ||||||
| M2GL050(T) | 207 | 4 | 267 | 4 | 377 | 8 | ||||
| M2GL090(T) | 267 | 4 | 412* | 4* | ||||||
| M2GL100(T) | 574 | 8 | ||||||||
| M2GL150(T) | 574 | 16 | ||||||||
| * 初期 | ||||||||||
データシート
- IGLOO2 FG484ピンアウト（ZIP、368KB、6/28）
- IGLOO2 FG896ピンアウト（ZIP、185KB、6/28）
- IGLOO2 VF400ピンアウト（ZIP、216KB、6/28）
- IGLOO2 FC1152ピンアウト（ZIP、264KB、6/28）
パッケージングデータ
パッケージの機構図面 （改訂46）
シリコンおよびソフトウェアユーザーガイド
IGLOO2 FPGA高性能メモリサブシステムユーザーガイド
IGLOO2 FPGA高速DDRインターフェースユーザーガイド
IGLOO2 FPGA高速シリアルインターフェースユーザーガイド
IGLOO2 FPGA信頼性およびセキュリティユーザーガイド
IGLOO2 HPMSドキュメント
IGLOO2 HPMSシングルエラー訂正/ダブルエラー検出（SECDED）構成
IGLOO2 HPMS組み込み不揮発性メモリ（eNVM）構成
アプリケーションノート
AC394：SmartFusion2/IGLOO2ベースのボード設計用レイアウトガイドラインアプリケーションノート
AC398：IGLOO2/SmartFusion2マスブロックを使用した9x9乗算、ワイドマルチプライヤ、および拡張加算の実装アプリケーションノート
- IGLOO2用設計ファイル（ZIP、3.1MB、6/13）
- SmartFusion2用設計ファイル（ZIP、6.3MB、6/13）
