デュアルパスADCアーキテクチャによる低ノイズ広帯域信号の取得

著者 Stephen Evanczuk

DigiKeyの北米担当編集者の提供

2026-02-19

飛行時間型質量分析（TOF-MS）、分散型光ファイバセンシング、光コヒーレンストモグラフィ、高速オシロスコープなどの時間領域計装アプリケーションでは、直流（DC）から数ギガヘルツ（GHz）周波数までの正確な信号取得が必要です。従来の高速デジタイザアーキテクチャは、A/Dコンバータ（ADC）に内在するノイズによる測定精度の根本的な限界に直面しており、設計者は精度と広帯域取得の間の妥協を余儀なくされています。

この記事では、時間領域計測器の設計者が直面するデジタル化の課題について簡単に説明します。また、Analog Devicesの高性能デジタイザを取り上げ、設計者がこのボードと開発リソースをどのように活用して実装を成功できるかをご紹介します。

広帯域デジタル化の課題が時間領域計測器に与える影響

時間領域の計装アプリケーションには、広帯域にわたる高精度のデジタル化という共通の要件があります。たとえばTOF-MSでは（図1）、デジタル化がサンプル同定の基礎となります。ここで、サンプルからのイオンは、フライトチューブ内に維持された真空中で加速され、質量電荷比に応じて異なる速度に達します。同じ質量電荷比を持つイオンの各クラスタは、数百ピコ秒（ps）という狭いパルスとして検出器に到達します。

画像：TOF-MSで同じ運動エネルギーに加速されたイオン図1：TOF-MSでは、同じ運動エネルギーに加速されたイオンが質量に応じて異なる速度で移動し、軽いイオンが先に検出器に到達するため、飛行時間から直接質量を計算できます。（画像提供：Analog Devices）

TOF-MSは、その高性能ADCサブシステムによって、パルスを確実にデジタル化し、そのピークを決定します。このピークは各イオンクラスタの到達時間を表し、それによりそのタイプのイオンの質量が特定されます。各サンプルはこのピークを決定する上で非常に重要であるため、ADCサブシステムは十分なサンプルを取得するためにギガサンプル/秒のレートを提供する必要があります。

高速オシロスコープと分散型光ファイバセンシングは、正確で高帯域幅の信号測定という同様の要件に直面しています。高速オシロスコープは、DCベースラインの忠実性を維持しながら、高速過渡現象を正確に捉える必要があります。分散型光ファイバセンシングシステムは、DC付近から数ギガヘルツまでの全測定帯域幅にわたって、低ノイズで広帯域取得する必要性を共有しています。

このようなアプリケーションやその他のアプリケーションにおける課題は、1/fノイズが無線周波数（RF）ADCの性能を劣化させる低周波数においても、広帯域幅と高精度測定の両方を確保することです。RF信号の取得に最適化されたこのクラスのADCは、必要な帯域幅を提供しますが、1/fコーナー以下の低周波数で高い1/fノイズを示します（図2）。

グラフ：ADCに内在する1/fノイズ 図2：ADCに内在する1/fノイズは、1/fコーナー以下の周波数で増加し、測定精度を制限します。（画像提供：Analog Devices）

ノイズは周波数が低くなるにつれて増加し、その結果、ADCがギガヘルツの周波数で優れた性能を発揮しても、低周波数では信号対ノイズ比（SNR）が低下し、測定の不確かさが増大します。高精度ADCは、チョッパー安定化、オートゼロ、相関二重サンプリングなどのアーキテクチャ機能によって1/fノイズを最小限に抑えますが、これらの機能は広帯域性能よりも低周波精度を優先するため、GHz帯域幅では使用できません。

この基本的なトレードオフに対処するには、Analog DevicesのADMX6001-EBZ評価ボードで使用されている革新的なデュアルパスADCアーキテクチャが必要です。

ADMX6001デュアルパスアーキテクチャは広帯域精度を実現

ADMX6001-EBZ評価ボードは、DC結合、10Gサンプル/秒デジタイザであり、カスタム低ノイズ、高帯域幅精密デジタイザ用の完全なリファレンス設計です。広帯域取得用に最適化された高速ADCパスと、低周波数精度用に最適化された高精度ADCパスから成るデュアルパスアーキテクチャにより、帯域幅と精度のトレードオフを解決します。これら2つのパスからのデータを組み合わせることで、ボードは高速ADCの1/fノイズを補償し、DCから5GHzまで正確な信号デジタル化を維持します。

高速パスの中核となるのは、Analog DevicesのAD9213 12ビットRF ADC（図3）です。このADCは10Gサンプル/秒でサンプリングできます。広い瞬時帯域幅と低い変換エラーレートを実現するように設計されたAD9213は、出力エラー訂正機能を備えた多段差動パイプラインADCコアをベースにしています。最大帯域幅と確定的な出力レイテンシを確保するため、出力段には16レーンのJESD204Bインターフェースが統合されています。16ギガビット/秒（Gbit/s）のラインレートを提供するだけでなく、出力段は標準的なJESD204Bメカニズムを採用し、AD9213の出力とホストコントローラのJESD204B入力との間の確定的なレイテンシを維持します。

図：Analog DevicesのAD9213は、多段差動パイプラインADCコアを統合図3：AD9213は、出力エラー訂正機能を備えた多段差動パイプラインADCコアと、最大16Gbit/sのラインレートをサポートする16レーンのJESD204Bインターフェースを統合しています。（画像提供：Analog Devices）

このADCは、正確な高周波信号の取得に必要な高いダイナミック性能を提供します。AD9213は、-1dBFS（フルスケール基準のデシベル値）、1000MHz入力で10Gサンプル/秒の場合、55.8dBFSのSNRと70dBFS（標準）のスプリアスフリーダイナミックレンジ（SFDR）を示します。さらにこのデバイスは、100MHzから6GHzを超える入力周波数にわたって優れたSNRとSFDRを維持し（図4）、広帯域精度の要件に応えています。

グラフ：Analog DevicesのAD9213は高いSNRとSFDR性能を維持図4：AD9213は100MHzから6GHzを超える入力周波数にわたって高いSNRとSFDR性能を維持し、時間領域計測器に必要な広帯域取得機能を提供します。（画像提供：Analog Devices）

高精度パスには、Analog DevicesのAD4080が使用されています。AD4080は、20ビット、40メガサンプル/秒の差動逐次比較レジスタ（SAR）ADCで、イベント検出、デジタルフィルタ、デュアル入力サンプラが統合されており、高サンプリングレートでの高精度変換を保証します。その出力段は、シリアルペリフェラルインターフェース（SPI）と低電圧差動信号（LVDS）出力の両方をサポートするインターフェースを通じて、変換結果と16,384サンプルのファーストインファーストアウト（FIFO）への直接アクセスを提供します。AD9213と同様に、AD4080はホストコントローラとのアライメントを確実にし、システムの伝播遅延を考慮するように設計された統合機能を提供します。AD9213が必要な帯域幅を提供する場合、AD4080は必要な低周波数精度を提供します。1kHzで、AD4080は93.6dBのSNRと-110.2dBの全高調波歪み（THD）を実現します（図5）。

グラフ：Analog Devices AD4080は93.6dBのSNRと-110.2dBのTHDを実現 図5：1kHzで、AD4080は93.6dBのSNRと-110.2dBのTHDを実現し、AD9213の広帯域取得を補完する低周波数精度を実証しています。（画像提供：Analog Devices）

ADMX6001-EBZボードは、異なるDCレベルのシングルエンド、ユニポーラ、またはバイポーラ入力信号を扱う時間領域測定器のニーズに対応します。シングルエンド/差動変換を行う高速ADCドライバに加え、高精度D/Aコンバータ（DAC）がADCドライバをバイアスして調整可能なDCオフセットを提供し、高速AD9213のダイナミックレンジを最大にします。この機能は、TOF-MSなどのアプリケーションでは不可欠であり、適切なDCオフセット調整により、ADCのフルダイナミックレンジがパルスイオン信号で利用できるようになります。

コンパニオンボードとソフトウェアで評価と開発を加速

Analog Devicesは、AMD/XilinxのVCU118（EK-U1-VCU118-G）評価キットで動作するよう、ADMX6001-EBZ評価ボードを設計しました（図6）。高性能のフィールドプログラマブルゲートアレイ（FPGA）をベースにしたこのキットは、デュアルパスのデータストリームを取得・結合するのに必要なリソースと処理能力を提供します。通常のデジタイジング操作では、ADMX6001-EBZボードは、拡張高スループットFPGAメザニンカード（FMC+）ハイシリアルピンコネクタ（HSPC）を介してVCU118に接続し、持続的な動作のために小型ベンチトップファンを使用します。

画像：Analog DevicesのADMX6001-EBZ評価ボードはVCU118キットに接続図6：ADMX6001-EBZ評価ボードは、高スループットFMC+ HSPCコネクタを介してVCU118キットに接続し、デュアルパスデジタル化性能を評価するための完全なハードウェアプラットフォームを提供します。（画像提供：Analog Devices）

VCU118のFPGAマトリクスにインスタンス化されたIPコアとメモリブロックは、高速AD9213と高精度AD4080からのデュアルデータストリームを受信するために必要な個別の高速JESD204BとLVDSインターフェースを実装します。両方のデータストリームはFPGAのメモリバッファに供給された後、システムメモリに転送され、その後のマージとアプリケーション固有の処理が行われます。

ADMX6001-EBZボードと信号のデジタル化を評価するために、Analog DevicesはIIO Oscilloscopeグラフィカルユーザーインターフェース（GUI）ツールと包括的なPyADI-IIO Pythonライブラリを提供しています。IIO Oscilloscopeツールは、ボードの設定をインタラクティブに変更し、データを取得し、結果をプロットするためのクロスプラットフォームGUIです。たとえば、AD9213のDC結合モードを有効にするには、IIO Oscilloscopeツールパネル（図7）を使用して、デバイス（この例ではAD9213）、目的のレジスタ（ここでは0x1617）、そしてその値（0x1）を指定します。

画像：IIO Oscilloscope GUI 図7：IIO Oscilloscope GUIはADC動作モードを設定するためのダイレクトレジスタアクセスを提供し、ここではレジスタ0x1617に0x1を書き込むことでAD9213のDC結合モードを有効にしています。（画像提供：Analog Devices）

PyADI-IIOライブラリは、ボードの機能に対するアプリケーションプログラミングインターフェース（API）を提供します。このライブラリは、ボードをデフォルト設定で初期化し、オフセット設定、各ADCからのデータ取得、結果のプロットといった低レベルの操作を抽象化するメソッドを提供するPythonクラス（Hammerhead）を中心に構築されています。

PyADI-IIOライブラリのADMX6001_acquisition.pyスクリプトなどのサンプルコードは、より複雑な評価シーケンスにこれらのメソッドを使用するための基本的な設計パターンを示しています。たとえば、異なるDCオフセットで入力信号をデジタル化する場合、設計者はライブラリのADMX6001_MultiClass_pCalモジュールからHammerheadクラスをインポートし、そのインスタンスを作成します。設計者は、そのインスタンスのメソッドを使用するわずか数行のコードで、異なるDCオフセットでADMX6001-EBZボードがサンプルを取得する能力を評価できます（リスト1）。

コピー
import adi
import matplotlib.pyplot as plt
import numpy as np
import time as dt
import ADMX6001_MultiClass_pCal as HMC
from scipy.fft import fft, rfftfreq
 
# Initialize ADMX6001 board
HH = HMC.Hammerhead("ip:192.168.2.1")
…
dac_offset1 = 0
HH.set_dac_offset(dac_offset1)
hispeed_data1 = HH.capture_data_ad9213(2**16) # Capture specified # of samples @ 10GSPS
HH.plot_data_ad9213(hispeed_data1) # Plot data captured by high speed path
…
dac_offset2 = 200  # Set offset voltage in mV
HH.set_dac_offset(dac_offset2) # Set offset voltage in mV
hispeed_data2 = HH.capture_data_ad9213(2**16) # Capture specified # of samples @ 10GSPS
HH.plot_data_ad9213(hispeed_data2) # Plot data captured by high speed path
…
dac_offset3 = -200  # Set offset voltage in mV
HH.set_dac_offset(dac_offset3) # Set offset voltage in mV
hispeed_data3 = HH.capture_data_ad9213(2**16) # Capture specified # of samples @ 10GSPS
HH.plot_data_ad9213(hispeed_data3) # Plot data captured by high speed path
 
# plot three AD9213 acquisitions with different dc bias/offset
x_time = np.arange(0, len(hispeed_data1))*(10**(-4))
fig, (ax) = plt.subplots(1, 1)
ax.plot(x_time, hispeed_data1, label=str(dac_offset1) + 'mV offset')
ax.plot(x_time, hispeed_data2, label=str(dac_offset2) + 'mV offset')
ax.plot(x_time, hispeed_data3, label=str(dac_offset3) + 'mV offset')

リスト1：PyADI-IIOライブラリからのこのコードスニペットが示すように、設計者はわずか数行のコードで、異なるDCオフセットでADMX6001-EBZボードがサンプルを取得する能力を評価できます。（コード提供：Analog Devices）

3つのDCオフセット設定（0ミリボルト（mV）、200mV、-200mV）で同じ入力信号から取得したデータをプロットすると、高速ADCのダイナミックレンジの利用を最適化するためにADMX6001-EBZボードが入力バイアスを調整できることがわかります（図8）。

グラフ：高速ADCのダイナミックレンジ利用を最適化するためにAnalog Devices ADMX6001-EBZボードは、入力バイアスを調整可能図8：3つのDCオフセット設定（0mV、200mV、-200mV）で同じ入力信号から取得したデータをプロットすると、高速ADCのダイナミックレンジの利用を最適化するためにADMX6001-EBZボードが入力バイアスを調整できることがわかります。（画像提供：Analog Devices）

この2つのツールを併用することで、評価と開発が加速します。IIO Oscilloscope GUIはさまざまなレジスタ設定や取得オプションをすばやくインタラクティブに検証する方法を提供し、PyADI-IIOライブラリはより複雑な操作シーケンスの実装を可能にします。

まとめ

DCから数ギガヘルツ周波数まで正確なデジタル化が求められる計装アプリケーションにおいて、設計者は広帯域取得と低周波数精度の間の妥協を余儀なくされています。Analog DevicesのADMX6001-EBZ DC結合10GSPSデジタイザ評価ボードは、デュアルパスアーキテクチャにより、このトレードオフを解決します。FPGA開発キットおよびソフトウェアツールと組み合わせることで、このボードは評価プラットフォームと完全なリファレンス設計を提供し、要求の厳しい時間領域アプリケーション向けに高精度広帯域デジタイザの開発を加速します。