高速リンクにおけるジッタの影響を理解し、最小限に抑える

クロック発振器は、システムコンポーネントをタイミングよく動かくことで、最新回路の心臓部の役割を果たしています。システムの速度が数百メガヘルツ（MHz）以上になると、システム性能を維持するために、これらのクロックをより高速にし、そしてジッタを通常100フェムト秒（fs）以下という非常に低く抑える必要があります。また、温度や電圧の変化があってもなお、長期にわたって低ジッタを維持しなければなりません。

ジッタの一部は、信号経路のノイズや歪みによって誘発されますが、リクロッキングやリタイミング技術を使うことで多少減らすことができます。しかし、ジッタはクロック源（通常は発振器）によっても発生します。これは、熱ノイズ、プロセスの不完全性、電源ノイズ、クロック発振器に混入する他の外部ノイズ、材料へのストレス、その他多くの微妙な要因を含むさまざまな物理現象によって引き起こされます。その原因が何であれ、内在するクロックジッタを最小限にするために可能な限りのことをするのは設計者次第です。

この記事では、さまざまな観点からジッタ問題について解説します。その後、 Abracon LLC のさまざまなクロック発振器を紹介し、クロック発振器の性能をアプリケーションに適合させることで、ジッタを最小限にできることを説明します。

ジッタの基本

クロックジッタとは、クロックエッジが時間的に理想的な位置からずれることです。このジッタは、クロック信号が同期しているデータ信号の伝送のタイミング精度と正確性に影響を与え、レシーバの復号/復調回路や他のシステムICでのSN比（信号対ノイズ比）の劣化につながります。その結果、ビット誤り率（BER）が高くなり、再送が増え、実効データスループットが低下します。

その重要性から、クロックジッタは、送信ソースからケーブル、コネクタ、または回路基板を介してレシーバに信号を渡すシステムで広く解析されています。アプリケーションに応じて、サイクル間、周期、長期ジッタなど、さまざまな方法で特徴付けることができます（図1）。

図1：「ジッタ」という用語には、サイクル間ジッタ、周期ジッタ、長期ジッタなど、多くのタイミング変動が含まれます。（画像提供：VLSI Universe）

• サイクル間ジッタ は、連続する2つのサイクルにおけるクロック周期の変化を意味し、時間の経過に伴う周波数の変化とは無関係です。
• 周期ジッタ とは、クロック周期の平均周期に対する偏差のことです。これは理想的なクロック周期と実際のクロック周期の差であり、二乗平均平方根（RMS）周期ジッタまたはピークツーピーク周期ジッタとして指定できます。
• 長期ジッタ とは、クロックエッジが理想的な位置から長い期間にわたってずれることです。多少ドリフトに似ています。

ジッタは、低BERデータリカバリを達成するために使用される他のサブ機能、コンポーネント、またはシステム、あるいは同期システム内のメモリやプロセッサなどのペースコンポーネントに使用されるタイミングがずれてしまう可能性があります。図2のアイパターンでは、ビットタイミングにおけるクロスオーバーポイントの広がりとして見られます。

図2：アイパターンでは、ジッタはデータストリームの重要なタイミングクロスオーバーポイントの拡大として見られます。(画像提供：Kevin K. Gifford/Univ.コロラド州）

シリアルデータリンクの場合、受信側の回路は、データストリームのデコードを最適化するために、自身のクロックを再確立しようとしなければなりません。そのためには、PLL（フェーズロックループ）を使ってソースクロックに同期し、ロックする必要があります。ジッタは、システムがこれを正確に行う能力に影響を与え、低BERでデータをリカバリする機能を損なってしまいます。

ジッタは、時間領域と周波数領域の両方で測定できることに注意してください。どちらもジッタに対して同じような有効な視点を持っています。位相ノイズは発振器信号周辺のノイズスペクトルを周波数領域で見たもので、ジッタは発振器周期のタイミング精度を時間領域で見たものです。

ジッタ測定にはいくつかの方法があります。一般的には「10ピコ秒（ps）のジッタ」といった時間単位で表記されます。二乗平均平方根（RMS）位相ジッタは、位相ノイズ（周波数領域）測定から得られる時間領域のパラメータです。ジッタは位相ジッタとも呼ばれることがあり、混乱を招くことがありますが、時間領域のジッタパラメータであることに変わりはありません。

リンクの動作周波数とそのクロックが数十MHzから数百MHz以上に高速化すると、クロックソースの許容ジッタは100fs以下程度に減少します。これらの周波数は、光モジュール、クラウドコンピューティング、ネットワーキング、高速Ethernetに適用され、いずれも100～212/215MHzのキャリア周波数と最大400ギガビット/秒（Gbps）のデータレートを必要とする機能およびアプリケーションです。

水晶振動子の管理

安定して一貫した、正確な周波数のクロック信号を作る最も一般的な方法は、水晶発振器を使うことです。関連する発振回路では、水晶振動子を利用することが可能です。このような回路ファミリは数多く存在し、それぞれにさまざまなトレードオフがあります。水晶振動子は1930年代から、中間周波（300キロヘルツ（kHz）～3MHz）と高周波（3～30MHz）のRF帯の無線無線通信に使われてきました。

低ジッタクロックを生成するために広く使われている方法の1つは、多くのバリエーションを持つPLLベースのアーキテクチャの1つを使用することです。たとえば、AbraconのAX5およびAX7 ClearClock™ファミリのデバイスは、それぞれ5 x 3.2ミリメートル（mm）および5 x 7mmパッケージで、優れた低ジッタ性能を実現する洗練されたPLL技術を使用しています（図3）。

図3：AbraconのAX5およびAX7クロック発振器は、多くのPLLベースの設計の1つを使用していますが、ジッタを最小限に抑えるために微妙な改良が加えられています。（画像提供：Abracon）

ジッタ性能は、動作周波数や発振器の設計とともに、発振器コアの水晶振動子の物理的なサイズにも影響されます。この水晶振動子のサイズが小さくなればなるほど、優れたRMSジッタ性能を提供することが難しくなります。

100～200MHz帯域のクロッキングソリューションで、PLLベースのAX5およびAX7デバイスよりも小型のフォームファクタを実現するには、新しい発振器アーキテクチャが必要です。このような小型化の要求は、一般的に最新世代の光トランシーバや光モジュールに関連します。100～200MHzのクロック発振器を設計するには、次のような4つの方法が確立されています。

1. 逆メサ型水晶片を共振素子とする水晶発振器を使用
2. 3次オーバートーン水晶片を共振素子とする水晶発振器を使用
3. 50MHz以下の3次オーバートーン/基本波モードの水晶片、または50MHz以下の温度補償型水晶発振器と整数または分数モードPLL ICを組み合わせた発振ループを使用
4. 整数モードまたは分数モードのPLL ICと組み合わせた50MHz以下の微小電気機械システム（MEMS）共振器ベースの発振ループを使用

オプション1は、最良のRMSジッタ性能を提供するものではなく、最もコスト効率の良いソリューションでもありません。オプション3は複雑になり、性能上の不足があります。一方、オプション4のMEMS共振器アプローチは、最大RMSジッタが200fsという主要な性能基準を満たしていません。対照的に、オプション2では、電極の形状とカット角の最適化を考慮し、最適に設計された3次オーバートーン水晶片を使用します。この組み合わせは、コスト、パフォーマンス、サイズの点で最適です。

このアプローチを用いて、Abraconは「3次オーバートーン」ClearClockソリューションを開発しました（図4）。これらのデバイスは、より静かなアーキテクチャを採用し、2.5 x 2.0 x 1.0mmという小型パッケージで、優れた超低RMSジッタ性能と極めて高いエネルギー効率を実現しています。

図4：Abraconの「3次オーバートーン」ClearClockソリューションは、より静かなアーキテクチャを採用し、全体的なパフォーマンスとエネルギー効率を向上させています。（画像提供：Abracon）

この方式では、3次オーバートーン水晶片の入念な設計と、希望するキャリア信号の適切なフィルタリングと「トラッピング」により、希望するキャリア周波数での卓越したRMSジッタ性能が保証されます。

このアーキテクチャは、一般的なPLLアプローチを使用していないため、アップコンバートがありません。その結果、標準的なPLLの分数逓倍や整数逓倍は必要なく、最終的な出力周波数は3次オーバートーン水晶振動子の共振周波数と1対1の相関関係を持ちます。分数乗算や整数乗算がないため、設計が単純化され、可能な限り小さなサイズで最小のジッタを実現できます。

実際の仕様と性能

クロック発振器は、単なる水晶振動子とそのアナログ回路ではありません。発振器の出力負荷やその短、長時間の変動がユニットの性能に影響を与えないようにするためのバッファリングも含まれています。また、回路互換性のために、さまざまな差動デジタルロジック出力レベルをサポートしています。この互換性により、外付けのロジックレベル変換ICが不要です。このようなICは、コスト、フットプリント、ジッタを増加させるかもしれません。

クロック発振器は、レール電圧の異なる非常に多くの多様なアプリケーションで使用されるため、+1.8ボルト、+2.5ボルト、+3.3ボルトなどのさまざまな電源電圧、および通常2.25ボルト～3.63ボルトまでのカスタム値で提供されなければなりません。また、低電圧正/擬似エミッタ結合ロジック（LVPECL）や低電圧差動信号（LVDS）など、さまざまな出力フォーマットのオプションが利用可能でなければなりません。

水晶クロック発振器の2つのファミリ、 AK2AおよびAK3Aを見れば、材料、設計、アーキテクチャ、テストに対する高度な理解と統合によって何が達成できるかがわかります。この2つのファミリは似ていますが、大きな違いはサイズと最大周波数です。

AK2A ファミリ：この水晶発振器ファミリは、公称周波数100～200MHzで提供され、動作電圧は2.5ボルト、3.3ボルト、2.25～3.63ボルトで、LVPECL、LVDS、HCSLの差動出力ロジックが利用可能です。

すべてのファミリは、低RMSジッタを含む同様の性能を持っています。たとえば、 AK2ADDF1-100.000T は、100.00MHz、3.3Vのデバイスで、LVDS出力を持ち、RMSジッタは160.2fsです（図5）。周波数安定度は温度に対して±15ppm以上と優れており、2.5 x 2.0 x 1.0mmの6リードSMDパッケージです。

図5：AK2ADDF1-100.000T（LVDS出力を持つ、3.3ボルト、100MHzのデバイス）のジッタは160fsです。（画像提供：Abracon）

しかし、クロック周波数が高くなるにつれて、システムレベルの性能を維持するためにはジッタを減少させなければなりません。156.25MHzのLVDS発振器である AK2ADDF1-156.2500Tでは、標準的なRMSジッタは83fsに減少します。

AK3A ファミリ：AK3Aファミリのデバイスは、フットプリントが3.2 x 2.5 x 1.0mmと、AK2Aファミリのものよりわずかに大きくなります（図6）。AK2Aファミリの200MHz制限よりやや高い212.5MHｚまでのバージョンが利用可能であり、指定されています。

図6：AK3A（右）の水晶発振器は、AK2Aシリーズ（左）よりもわずかに長く、幅が広くなっています。周波数帯域は、AK2Aの200MHzに対し、最大212.5MHzまで対応可能です。（画像提供：Abracon）

このAK3Aデバイスの全体的な仕様は、相当するAK2Aファミリのものと同様です。たとえば、 AK3ADDF1-156.2500T3は、156.25MHzのLVDS発振器で、標準的なRMSジッタは81fsであり、AK2Aファミリの相当する製品よりもわずかに優れています。

両ファミリのジッタは、動作周波数、動作電圧、パッケージサイズ、出力の選択によって異なります。

現実世界におけるその他の考慮事項

工場から出荷されたその日だけ仕様通りの性能を発揮するクロック発振器があればいいというわけではありません。すべての部品、特にアナログ部品や受動部品と同様に、これらの発振器は、構成材料の経年劣化や内部応力により、時間の経過とともにドリフトする可能性があります。

この現実は、高性能クロック発振器にとって特に厄介なことです。なぜなら、ソフトウェアや優れた回路を追加することによって、このドリフトを修正したり補正したりできる便利で簡単な方法がないからです。しかし、ドリフトの影響を軽減する方法はいくつかあります。これには、エンドユーザーによる長時間のバーンインによる発振器のエージング促進や、オーブン制御された筐体内での温度安定化発振器の使用などがあります。前者は時間がかかり、サプライチェーンの課題であり、後者は大きく、コストがかかり、電力を消費します。

AbraconのClearClockファミリは、経年劣化が重要なパラメータであることを認識し、最終製品の全寿命（10～20年）にわたり、厳格で包括的な周波数精度を提供します。Abraconはこの期間中、±50ppm以上の周波数安定度を保証します。これは、3次オーバートーン水晶振動子を注意深く選び、製造し、-20°C～+70°Cにおける±15ppmの安定性と、-40°C～+85°Cにおける±25ppmの安定性を満たすように調整することによって達成されます。

いつものことですが、エンジニアリングにはトレードオフが伴います。Abracon AK2AおよびAK3Aシリーズは、次世代（Gen II）発振器ASICを使用することにより、前シリーズ（それぞれGen I AK2およびAX3）と比較してジッタノイズ性能を向上させ、超低RMSジッタ性能を確保しています。

この改善は、消費電力のわずかな増加を犠牲にして達成されます。最大消費電流はGen Iの50ミリアンペア（mA）からGen IIの60mAに増加しますが、低電圧デバイスはその約半分の値で動作します。したがって、第2世代のClearClock発振器は、低消費電力を維持しながら、超低RMSジッタを提供します。

まとめ

タイミング発振器は、データリンクやクロッキング機能の心臓部であり、その精度、ジッタ、安定性は、高いSNRや低BERなど、要求されるシステムレベルの性能を達成するために重要なパラメータです。より高いクロック周波数は、業界とその各種規格が要求する厳しい性能仕様を満たす革新的な材料選択とアーキテクチャによって達成できます。Abracon AK2AおよびAK3Aシリーズは、一辺がわずか数ミリのSMDパッケージで、100～200MHzの範囲で100fs以下のジッタを特徴としています。