スイッチドキャパシタフィルタを使用した省スペース化とフィルタ性能の改善方法について

著者 Art Pini

Digi-Keyの北米担当編集者 の提供

モノのインターネット(IoT)とメーカープロジェクトのセンサからのアナログ信号には、アナログ〜デジタルコンバータ(ADC)でデジタル化する前に一定レベルの信号処理が必要です。ただし、このアナログ信号処理ステージは、場所をとり、コストが高く、不正確で、温度の変化に伴い不安定になる場合があります。アンチエイリアシングにスイッチドキャパシタフィルタを使用することで、設計者はこれらの問題を大幅に軽減し、設計プロセスも簡素化できます。

ADCの前にセンサ信号を正しく帯域制限するためには、アンチエイリアシングローパスフィルタが必要です。通常のパッシブローパスフィルタには、かさばるインダクタや大型のコンデンサが必要です。一方で、アクティブな抵抗器・静電容量(RC)フィルタは大きな値のRC時定数を必要とします。どちらの場合もフィルタはRC部品の公差や温度の安定性に影響を受けやすくなります。

また、大きな抵抗器の値を、集積回路内で妥当な精度で実装するのは困難です。この結果、IC設計で外部の抵抗器とコンデンサが使用されることになり、部品点数、コスト、複雑さ、フィルタの体積が増えます。

これらの問題を解決するために、設計者はスイッチドキャパシタアーキテクチャを使用して、フィルタの精度および体積効率を向上させる必要があります。これらの設計では、コンデンサ間の電荷の移動を、抵抗と等価の、正確なタイミングのスイッチング素子によって制御します。コンデンサおよび関連するスイッチは、モノシリック形式で簡単に実現できます。

この記事では、パッシブおよびアクティブフィルタの代わりとなるスイッチドキャパシタフィルタ(SCF)の動作の理論について詳しく説明します。実装方法を示すサンプルソリューションも紹介します。

エイリアシングとは

ADCやDACを含むサンプリングデータシステムは、入力時の最大周波数の2倍を超える周波数でデバイスをサンプリングする必要があるというナイキスト基準に従う必要があります。低すぎる周波数でサンプリングしてナイキスト基準に違反すると、フィルタの周波数パスバンドに不要な疑似信号が現れます(図1)。

サンプルレートが入力信号帯域幅の2倍に満たない場合のエイリアシング結果を示すグラフ

図1:サンプルレートが入力信号帯域幅の2倍に満たない場合のエイリアシング結果。サンプリング周波数に関する下側波帯の像からの信号成分は、ベースバンド信号にヘテロダイン変換され、その結果、除去できない歪みが生じます。(画像提供:Digi-Key Electronics)

上側の図は、信号帯域幅の2倍を超える周波数でサンプリングされた時間領域信号(左)を示しています。右側の周波数領域は、DCからfBWへのベースバンド信号が、サンプリング周波数fSに関する下側波帯の像から分離されていることを示しています。

下側の図は、エイリアシングされた状態を示しています。時間領域信号(左)は、ナイキスト基準に違反して信号帯域幅の2倍に満たない周波数でサンプリングされています。周波数スペクトラム(右)では、サンプリング周波数は低いサンプリングレートを反映して左側に移動しています。サンプリングクロックに関する像の下側波帯は、ベースバンド信号に重なってしまい、疑似信号によってスペクトラムの品質が低下しています。この状態が発生すると、元の信号は回復できなくなります。

エイリアシングを回避するには、通常2つの方法を使用できます。ローパスフィルタを使用してADCへの入力を帯域制限できます。この場合SCFが使用されます。また、サンプルレートを十分に増やして入力信号帯域幅を大幅に超えるようにすることもできます。

ローパスフィルタとして設定されたSCFで、エイリアシングを十分に防ぐことができますが、これらもまたサンプリングされたデータシステムであるため、ナイキスト基準に準拠する必要があります。ただし、SCFでエイリアシングを防ぐには、サンプリング周波数を入力信号帯域幅の50~100倍にする必要があります。これにより、エイリアシングを防止するのに十分な保護周波数帯になります。低いサンプリング周波数を使用する場合は、SCFの前にシンプルなアンチエイリアシングフィルタを使用してエイリアシングを防ぐことができます。ほとんどの場合、これらのフィルタは、単極のRCローパスフィルタのようなシンプルなもので構いません。

スイッチドキャパシタと連続時間フィルタの比較

シンプルな単極のRCローパスフィルタを使用して、SCFを連続時間フィルタと簡単に比較できます(図2)。

連続時間RCローパスフィルタとSCFの比較を表す図

図2:連続時間RCローパスフィルタとSCFの比較、抵抗器として機能するスイッチドキャパシタ。(画像提供:Digi-Key Electronics)

上の回路図は、シンプルな単極のRCローパスフィルタを示しています。-3デシベル(dB)の帯域幅は式1で次のように表されます。

式1

低周波フィルタカットオフには、大きな抵抗値が必要です。このような抵抗器がモノシリックICに組み込まれている場合、抵抗の公差は20%~50%になります。

図2の下の回路図は、同じローパスフィルタのスイッチドキャパシタ実装です。スイッチS1とS2は、周波数がfSのオーバーラップしないクロックj1およびj2で駆動されます。S1は最初に入力コンデンサC2を入力VINに接続します。次に、S1が開き、 S2が閉じてC2がその電荷をC1と共有できます。入力(VIN)から出力(VOUT)に移動した電荷は式2を使用して算出されます。

式2

入力から出力まで流れる平均の電流は、式3に示すように電荷の時間積分です。

式3

これは、スイッチドキャパシタ回路を流れる電流についてのオームの法則の式です。この式に基づき、式4を使用して等価の抵抗が算出されます。

式4

クロック周波数が200キロヘルツ(kHz)で、スイッチドキャパシタの値が6ピコファラッド(pF)の場合、等価抵抗は1メガオーム(MΩ)になります。

この等価抵抗を単極のローパスフィルタの帯域幅の式に代入すると、式5に示されるSCFバージョンが得られます。

式5

スイッチドキャパシタ構成では、帯域幅はサンプリング周波数またはクロック周波数、およびスイッチドキャパシタC2と積分コンデンサC1の比率に応じて異なります。モノシリックIC構造では、抵抗器は小さい値のコンデンサとスイッチに置き換えられます。これらの部品はどちらも比較的簡単にICに組み込むことができ、使用するチップ上の面積も小さくて済みます。

フィルタのカットオフ周波数はサンプリングのクロック周波数に比例するため、クロックを使用してフィルタを調整できます。これは柔軟性の点で重要な特長です。サンプリングクロックの高品質ソースを使用することで、クロック周波数、およびフィルタのコーナー周波数の精度と安定性が保証されます。

カットオフ周波数は、IC構造で0.1%未満の公差レベルに抑えられる静電容量値の比率に比例する点にも注意してください。温度の変化はコンデンサに同時に影響し、比率は一定のままになる傾向にあります。

スイッチドキャパシタフィルタ構成ブロック

フィルタは積分器として構成されているリアクタンス素子を中心に作成されます。一般的に、フィルタ設計は積分器ごとに1つの極を取得します。スイッチドキャパシタは、アナログ積分器設計の抵抗素子を置き換えます(図3)。

アナログ積分器の抵抗器を置き換えるスイッチドキャパシタの図

図3:スイッチドキャパシタはアナログ積分器の抵抗器を置き換えます。スイッチ要素は2相クロックで駆動されるCMOS FETを使用して実現されます。(画像提供:Digi-Key Electronics)

スイッチドキャパシタは、アナログ積分器の抵抗器を置き換えます。スイッチングは、オーバーラップしないj1およびj2クロックで駆動される2つのCMOS FETを使用して実行されます。

実際、2極の汎用状態可変設計のようなアナログフィルタは、CMOSスイッチドキャパシタフィルタとして実行できます(図4)。

2極の状態可変汎用フィルタとSCFの比較図

図4:2極の状態可変汎用フィルタとSCFの比較。どちらもハイパス、ローパス、およびバンドパス出力を提供している汎用フィルタです。(画像提供:Digi-Key Electronics(A)およびTexas Instruments(B))

SCF(B)は実際には、Texas Instrumentsの MF10CCWMX/NOPBデュアル汎用SCFの機能ブロック図です。アナログ状態可変フィルタと同様に、これにはセクションごとに2つの積分器ステージが含まれます。この例では、これらはスイッチドキャパシタ積分器になっています。各セクションには、最大カットオフ周波数を30kHzとする2極2次フィルタを1つ実装できます。2つのセクションを連結すると、単一のICパッケージで4次フィルタが実現されます。これには、外部のコンデンサは不要で、必要なのは抵抗器のみです。目的のカットオフ周波数の50または100倍のクロックが必要です。

SCF実装の例では、MF10の両方のセクションを使用して1KHzのローパスフィルタを作成しています(図5)。

MF10 SCF ICを使用して実装された4次1KHzローパスフィルタの図

図5:MF10 SCF ICを使用して実装された4次1KHzローパスフィルタ。(画像提供:Texas Instruments)

積分およびスイッチドキャパシタはすべて20ピンのIC内部にあります。フィルタの特性を設定する唯一の外部部品は抵抗器です。この回路設計では、単一の10ボルト電源を使用してMF10を構成しています。クロック周波数は、1kHzのカットオフ周波数の100倍です。

SCFを使用した設計

サプライヤが設計段階を高速化する設計ツールを提供している場合があります。たとえば、 Analog DevicesLTC1060デュアル汎用フィルタ構成ブロックICがあります。この製品は、この企業のLTspice XVIIシミュレーションプログラムでサポートされています(図6)。

Analog DevicesのLTspice XVIIでモデル化された4極ローパスフィルタの図(クリックすると拡大)

図6:回路図と周波数/位相応答プロットを示す、Analog DevicesのLTspice XVIIでモデル化された4極ローパスフィルタの設計。(画像提供:Digi-Key Electronics)

Analog Devicesには、LTC1060フィルタ構成ブロックのSPICEモデルが含まれています。これは、500kHzの最大クロックレートで最大30kHzまで動作するデュアル汎用SCF ICです。各フィルタセクションには、セクションあたり2極を提供する2つの積分器が含まれます。6つの動作モードで、ローパス、ハイパス、バンドパス、バンドパス、バンドストップフィルタとして設定できます。この設計例ではICの両方のセクションを結合して、10kHzクロックの4極200Hzローパスフィルタを作成しています。7つの抵抗器のみを使用し、コンデンサまたはインダクタは使用していません。

これらの汎用フィルタに加え、特定のフィルタタイプではSCFを使用できます。ベッセル、バターワース、楕円、線形位相フィルタ構成が、主要サプライヤから提供されています。

結論

これまで見てきたように、SCFは集積回路に簡単に実装される正確なスペクトル制御を提供します。SCFでは、アナログのRCベースのフィルタに比べて性能、サイズ、コストが改善され、アクティブフィルタの場合であれば、外部のリアクティブ部品を必要とせずこうした改善がもたらされます。クロック周波数を変えることで、フィルタの周波数特性をリアルタイムに変更できる点が非常に優れています。

免責条項:このウェブサイト上で、さまざまな著者および/またはフォーラム参加者によって表明された意見、信念や視点は、Digi-Key Electronicsの意見、信念および視点またはDigi-Key Electronicsの公式な方針を必ずしも反映するものではありません。

著者について

Art Pini

Arthur(Art)PiniはDigi-Key Electronicsの寄稿者です。ニューヨーク市立大学の電気工学学士号、ニューヨーク市立総合大学の電気工学修士号を取得しています。エレクトロニクス分野で50年以上の経験を持ち、Teledyne LeCroy、Summation、Wavetek、およびNicolet Scientificで重要なエンジニアリングとマーケティングの役割を担当してきました。オシロスコープ、スペクトラムアナライザ、任意波形発生器、デジタイザや、パワーメータなどの測定技術興味があり、豊富な経験を持っています。

出版者について

Digi-Keyの北米担当編集者